# (19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

FΙ

## (11)特許出願公開番号

# 特開平6-161580

(43)公開日 平成6年(1994)6月7日

(51) Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

G05F 3/24 3/26

2 4237-5H 4237-5H

審査請求 未請求 請求項の数11(全 11 頁)

(21)出願番号

(22)出願日

特願平4-308590

平成4年(1992)11月18日

(71)出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72)発明者 小島 誠

大阪府門真市大字門真1006番地 松下電子

工業株式会社内

(72)発明者 角 辰己

大阪府門真市大字門真1006番地 松下電子

工業株式会社内

(72)発明者 三宅 直己

大阪府門真市大字門真1006番地 松下電子

工業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

# (54) 【発明の名称】 基準電圧発生回路

### (57) 【要約】

【目的】基準電圧発生回路出力の高温時低下、低温時上 昇という負の温度依存性を無くすまたは正にする。

【構成】N型MOSトランジスタN1,N2によりカレント ミラーを構成し、このカレントミラー出力側にはダイオ ード接続されたP型MOSトランジスタP1が接続されて おり、そのゲート電位により制御されるP型MOSトラ ンジスタP2のソースがポリシリコン抵抗Rを介して電源V CCに接続されている。また、ドレイン側がN型MOSト ランジスタN2のドレイン側に接続されている。N型MO SトランジスタN1,N2のカレントミラーにはさらにカレ ントミラー接続されたN型MOSトランジスタN3があ り、この出力をP型MOSトランジスタP3,P4によりVCC 電源側に構成されたカレントミラーの入力P3側に入力 し、P型MOSトランジスタP4ドレインより定電流を出 カし、ダイオード接続されたP型MOSトランジスタP5 ~P8を直並列接続した負荷回路2で受け、この負荷に発 生する電圧を基準電圧として出力する。



1

#### 【特許請求の範囲】

【請求項1】第1のMOSトランジスタが基準電源にダイオード接続され、その他端が、第2のMOSトランジスタのゲートに接続され、前配第2のMOSトランジスタのドレイン電流がカレントミラー回路に入力され、出力がダイオード接続された前配第1のMOSトランジスタに供給されることにより電流が決定される定電流源出力に、ダイオード接続されたMOSトランジスタの直列並列接続した組み合わせ負荷を接続し、前記負荷に発生する電圧を基準電圧出力としたことを特徴とする基準電 10 FF発生回路。

【簡求項2】ダイオード接続されたMOSトランジスタの直列並列接続した組合せ負荷の組合せおよびサイズを 調整することにより、基準電圧の設定値と温度依存性を 調整することを特徴とする請求項1記載の基準電圧発生 同路。

【請求項3】ダイオード接続されたMOSトランジスタの直並列接続した組合せ負荷において、前記MOSトランジスタのドレイン側もしくはソース側のMOSトランジスタ電流経路にトリミング用ヒューズを設けることを 20特徴とした請求項1記載の基準電圧発生回路。

【請求項4】第1、第2、第3の第1導電型MOSトラ ンジスタのソースを第1の電源に接続し、第1、第2、 第3のゲートと第2の第1導電型MOSトランジスタの ドレインを接続し、第1の第1導電型MOSトランジス タのドレインにダイオード接続された第1の第2導電型 MOSトランジスタ負荷を第2の電源との間に順方向に 接続し、前配第1の第2導電型MOSトランジスタのゲ ートと第2の第2導電型MOSトランジスタのゲートを 接続し、前記第2の第2導電型MOSトランジスタのソ 30 ースを抵抗を介して第2の電源に接続し、ドレインを前 記第2の第1導電型MOSトランジスタのドレインに接 続し、前記第3の第1導電型MOSトランジスタのドレ インをダイオード接続された第3の第2導電型MOSト ランジスタのドレイン・ゲートに接続し、前記第3の第 2 導電型MOSトランジスタソースを第2の電源に接続 し、さらに前配第3の第2導電型MOSトランジスタゲ ートに、ソースを第2の電源に接続した第4の第2導電 型MOSトランジスタのゲートを接続し、前配第4の第 2 導電型MOSトランジスタドレインを出力とする定電 40 流源に、ダイオード接続されたMOSトランジスタの直 列並列接続した組み合わせ負荷を接続し、前配負荷に発 生する電圧を基準電圧出力としたことを特徴とする基準 電圧発生回路。

【請求項5】抵抗にポリシリコン配線を用いたことを特徴とする請求項4記載の基準電圧発生回路。

【請求項 6】第 1、第 2 の第 1 導電型MOSトランジス OSトランジスタP300を直列に接続する。N型MOSトタをそれぞれ複数の並列接続したMOSトランジスタに ランジスタN100のゲートとN型MOSトランジスタN200 のゲート、ドレインを接続する。このノード電位が基準 ドレイン側もしくはソース側のMOSトランジスタ電流 50 電圧VRBF'となる。P型MOSトランジスタP300のゲー

経路にトリミング用ヒューズを設けることを特徴とした 請求項4記載の基準電圧発生回路。

【請求項7】抵抗および抵抗と第2の第2導電型MOSトランジスタソースとの間の配線を基板および他の信号配線から第2の電源電位でシールドをしたことを特徴とする請求項4記載の基準電圧発生回路。

【請求項8】第1、第2の第1導電型MOSトランジスタを置き換えた複数の第1導電型MOSトランジスタとヒューズ部を接続する配線を基板および他の信号配線からシールドしたことを特徴とする請求項4記載の基準電圧発生回路。

【請求項9】基準電圧出力配線を基板および他の信号配線からシールドしたことを特徴とする請求項4記載の基準電圧発生回路。

【請求項10】第2の電源と第2の第1導電型MOSトランジスタドレイン間に第5の第2導電型MOSトランジスタを設け、第1の第2導電型MOSトランジスタゲート電位を検知する回路の出力により、前記第5の第2導電型MOSトランジスタゲートを制御することを特徴とする請求項4記載の基準電圧発生回路。

【請求項11】第1の第1導電型MOSトランジスタドレインと第2の第1導電型MOSトランジスタドレインとの間に第6の第2導電型MOSトランジスタを設け、そのゲートを前記基準電圧出力にて制御することを特徴とする請求項4記載の基準電圧発生回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路に用いる基準電圧発生回路に関するものである。

0 [0002]

【従来の技術】近年、半導体集積回路では、特にダイナミックRAMでは素子の微細化が進み、トランジスタ性能を最大に引き出すのに適した電圧が低下してきている。これに対して使用装置での電源電圧が下がっておらず、このため内部降圧回路によりチップ内部での電圧を降下させている。このような降圧回路では基準電圧発生回路で発生された電圧を基準とした降圧電圧をチップ内部に供給している。

【0003】従来の基準電圧発生回路を図10に示す (特公昭63-244217号公報)。図10に示すように、第 1列に電源VCCからダイオード接続されたP型MOSト ランジスタP100、P200を直列に設け、P型MOSトラン ジスタP200とグランドGNDの間にN型MOSトランジス タN100を直列に接続する。第2列にはGNDからダイオード 接続されたN型MOSトランジスタN300、N200を直列に 設け、N型MOSトランジスタN200とVCCの間にP型M OSトランジスタP300を直列に接続する。N型MOSト ランジスタN100のゲートとN型MOSトランジスタN200 のゲート、ドレインを接続する。このノード電位が基準 電肝VRRF'となる。P型MOSトランジスタP300のゲー 3

トとP型MOSトランジスタP200のゲート、ドレインを接続する。すなわち、第1列の出力がノード100を介し P型MOSトランジスタP300のゲートの人力となり第2 列の出力を制御し、一方第2列の出力がノード200を介し N型MOSトランジスタN100のゲートの入力となり、第 1列の出力を制御するというフィードバックの構成となっている。例えば、図10において、全MOSトランジスタのじ\*

\*きい値電圧の絶対値をVTP、移動度係数をk'p、N型MO Sトランジスタのしきい値をVTN、移動度係数をk'n、P3 00のゲート幅をWp、N100のゲート幅をWn、他のMOSトラ ンジスタのゲート幅をWとし、全MOSトランジスタを飽和 領域で動作させると、基準電圧出力VREP'は、(数1) で表わされる。

[0004]

【数1】

 $VREF' = 2*VTN*(1+2*(Wp*Wn/W^2)^{0.5})+2*(Wp*k'p/W/k'n)^{0.5}*VTP$ 

【0005】基準電圧出力VREF'は(数1)で示したように各々のトランジスタのゲート幅で設定でき、MOSトランジスタのしきい値を基準とした値となり、電源電圧には依存しない。(数1)には示されていないがゲート長でも設定できる。また、全MOSトランジスタを飽和領域で動作させる条件としては、電源電圧VCCが

電源電圧 (VCC) >設定基準電圧出力 (VREF') - VTN+2\*VTP

という条件の時に基準電圧出力VREF'が電源電圧VCCに対して一定となる。

[0006]

【発明が解決しようとする課題】このように、P型、N 型MOSトランジスタのしきい値を用い、サイズにより その基準電圧を簡便に決定できる従来回路の基準電圧発 生回路は、電源電圧の広い範囲で電源電圧に対する依存 性がないが、温度に対して大きな依存性があった。これ は基準電圧発生の基準となるP型、N型各々のNOSトラン ジスタのしきい値電圧に温度依存性があり、高温時には その絶対値が低下する。このため(数1)からわかるよ うに髙温時には基準電圧出力VREF'が低下する。その様 30 子を図4に示す。これは従来回路を作製し実測した結果 である。図を見て分かるように25度に於て3.30V が100度では3.15Vと、75度の温度変化に対し て0.15V、4.5%低下している。このような温度 依存性は高温時にはデバイススピードを低下させ、低温 時にはデパイスの消費電流を上昇させるため問題であっ た。

[0007]

【課題を解決するための手段】上記課題を解決するため本発明は、温度依存性の少ない抵抗とP型MOSトラン 40 ジスタによりその電流値が決定される正の温度依存性を持つ定電流源にP型MOSトランジスタにより構成された負荷回路を接続し、負荷回路に発生する電圧を基準電圧として出力することを特徴とするものである。

[8000]

【作用】上記構成により、基準電圧の温度依存性を自由 に設定することが可能となり、本発明の基準電圧を用い た電源電圧変換回路によれば、高温時の基準電圧の低下 によるデバイススピードの低下や、低温時のデバイスの 消費電流の上昇等を抑える温度依存性の少ない半導体集 50

積回路が実現できる。また、逆に高温時に基準電圧を上 昇させ、高温時のデバイススピードの低下を補償する温 度依存性の基準電圧を発生することも可能である。

[0009]

【実施例】まず、本発明の基準電圧発生回路の第1の実施例について、図1を参照しながら説明する。

【0010】本回路は大きく2つのブロックより構成されており、電源電圧によらず一定電流を供給する定電流源1とP型MOSトランジスタにより構成された負荷回20路2よりなり、負荷回路2に発生する電圧を基準電圧として出力する。また、前者の出力する電流値の正の温度依存性と、後者の電流に対する出力電圧の負の温度依存性により全体としての温度依存性をキャンセルし温度依存性の極めて少ない基準電圧発生回路を構成している。定電流源1は定電流源3と電流源の電圧レベルを変換する回路4よりなる。

【0011】まず定電流源3の回路動作について図1を参照しながら説明する。図1は本発明にかかる基準電圧発生回路であり、図中3が基本の定電流源回路部である。N型MOSトランジスタN1,N2によりカレントミラーを構成し、このカレントミラー出力側にはダイオード接続されたP型MOSトランジスタP1が接続されており、そのゲート電位により制御されるP型MOSトランジスタP2のソースがポリシリコン抵抗Rを介して電源VCCに接続されている。また、ドレイン側がN型MOSトランジスタN2のドレイン側に接続されている。N型MOSトランジスタN3があり、これが定電流源3の出力となる。

P 【0012】電流源の電圧レベルを変換する回路4は定電流源3の出力を、P型MOSトランジスタP3,P4によりVCC電源側に構成されたカレントミラーの入力P3側に入力し、P型MOSトランジスタP4ドレインより定電流を出力する。

【0013】この回路において、全MOSトランジスタを飽和領域で動作させ、N型MOSトランジスタN1,N2,N3およびP型MOSトランジスタP3,P4のミラー比を式の簡単化のために1:1:1および1:1とした時、定電流源1の出力 10は(数2)のように与えられる。

[0014]

[数2]

 $IO = R^{-2} * ((1/\beta_1)^{0.5} - (1/\beta_2)^{0.5})^{-2}$ 

β<sub>1</sub>: P型MOSトランジスタP1の利得係数

β<sub>2</sub>: P型MOSトランジスタP2の利得係数

【0015】また負荷回路2はダイオード接続したP型 \*した負荷回路の場合を考えて見る。その場合の基準電圧 MOSトランジスタP5~P8の直並列接続したものであ 10 出力VREFは(数3)で与えられる。

[0017]

【0016】今簡単のために、ダイオード接続した同じ サイズのP型MOSトランジスタn段を単純に直列接続\* 【数3】

 $VREF = n * (I0/\beta)^{0.5} + n * VTP$ 

B:n段接続負荷時の負荷のP型MOSトランジスタの利得係数

VTP: P型MOSトランジスタのしきい値電圧絶対値

【0018】(数2) (数3) より基準電圧出力VREFの ※【0019】

式を導くと(数4)のようになる。

※20【数4】

 $VREF = (VREFO-n * VTPO) / (\alpha_{R(T)} * \alpha_{B(T)}) + n * \alpha_{VTP(T)} * VTPO$ 

VREFO : 25度での基準電圧設定値

: 25度でのP型MOSトランジスタのしきい値電圧絶対値 VTPO

αн(т) :温度T度での抵抗体の抵抗値を表わすための25度の抵抗値に対

する温度係数

ав(т): 温度 Т度でのР型МО Sトランジスタの利得係数を表わすため

の25度の利得係数に対する温度係数

α VTP(T): 温度 T 度での P 型MOSトランジスタのしきい値電圧を表わす

ための25度のしきい値電圧に対する温度係数

【0020】(数4)の第2項はP型MOSトランジスタ のしきい値電圧の項であるため負の温度依存性を持って おり、負荷側の段数nが多いほどおおきくなることがわ かる。第1項はP型MOSトランジスタの利得係数の温度 側の段数nが多いほど小さくなることがわかる。

【0021】 ここで (数4) の抵抗体、P型MOSトラ ンジスタの利得係数の逆数、P型MOSトランジスタの しきい値電圧のそれぞれに対する温度の依存性を一次近

似すると(数5)、(数6)、(数7)のようになる。 (数5) に於ける α10 はどの様な抵抗体材料を用いるか により変わる。また、P型MOSトランジスタの利得係 数の温度依存性はホール移動度の温度依存性によりほぼ 係数と抵抗体の温度係数の積の逆数項であり、また負荷 40 決まり(数 6)ようになり、しきい値電圧の温度依存性 は(数7)のようになる。

> [0022] 【数5】

 $1 / \alpha_{R(T)} = 1 + \alpha_{R0} * (T - 2.5)$ 

α Rn: 温度に対する抵抗値変化率

(5)

特期平6-161580

7

[0023]

\* \*【数6】

 $1 / \alpha_{B(T)} = 1 + 4$ . 9 3 \* 1 0 - 3 \* (T - 2 5)

[0024] ※ ※【数7】

 $\alpha_{VTP(T)} = VTP0 - 2$ .  $0 * 1 0^{-3} * (T - 2 5)$ 

【0025】(数4)~(数7)を用いて、基準電圧出 カVREFの温度変位を計算によりグラフ化したものが図2 ~図4であり、各々の図で αιο をパラメータにとり、図 段、3段接続した時を示したものである。なお、25度 での基準電圧VREFOは3.3V、P型MOSトランジスタ のしきい値電圧VTPOは 0.8 Vとした。

【0026】温度に対する抵抗値変化率 ano が同じであ っても、負荷のP型MOSトランジスタの段数が1段、 2段、3段と増えるにつれ、温度に対するVREFの変化率 は減少し、3段では抵抗値変化率 αιι が0であっても負 の温度依存性になる。温度に対する抵抗値変化率αιοが 4. 0 \* 1 0<sup>-5</sup> deg<sup>-1</sup>では、段数として最小のn=1に 於いても基準電圧出力VREFが負の温度依存性をもつこと 20 れた負荷を配置しても同様の効果が得られる。 がわかる。このため温度に対する抵抗値変化率 α10 が 4. 0 \* 1 0<sup>-5</sup> deg<sup>-1</sup>程度あるNウェル抵抗などを用い た本回路では温度補償を行ないゼロにすることができな いことがわかる。

【0027】高濃度に不純物をドープされたポリシリコ ン抵抗の温度に対する抵抗値変化率α10は0.43\*1 0-6 deg 1程度であり、αιοが0.5 \* 10-6 deg 1の 温度依存性を見ると、負荷のP型MOSトランジスタの 段数が2段では100度付近でVREF変位+0.2V程 の段数相当の温度補償ができればよいことがわかる。実 際に2段と3段という整数段以外の中間値的な特性を得 るために、本実施例に示すように1段のダイオード接続 されたMOS型トランジスタに、ダイオード接続された MOS型トランジスタを2個直列接続したものに、1段 のダイオード接続されたMOS型トランジスタを並列接 続した負荷を接続し温度依存性をほとんどなくすことが できる。

【0028】図5に並列接続MOS型トランジスタの左 側列P5, P6右側列P7及びGND側の負荷P8のP型MOSトラ 40 ンジスタの利得係数比βL: βR: βを0:1:1、0.938:0.15 6:1、0.988:0.06:1、0.995:0.04:1、0.999:0.02:1にし た場合のVREF変位の温度依存性を計算により求めたグラ フを示す。25度での設定基準電圧、しきい値電圧は先 と同じである。2段直列側βLの利得係数比を大きくさ せていくことにより、2段負荷の温度依存性から徐々に 3段負荷の温度依存性に近づいていくことがわかる。P 型MOSトランジスタの利得係数比  $\beta$ L :  $\beta$ R :  $\beta$  が 0.995: 0.04:1 において0度から150度の範囲に おいてVREF変位が $20\,\mathrm{mV}$ 以内の極めて温度依存性の少  $50\,\mathrm{m}$  ウェハーテスト時に基準電圧を測定し、設定値とのずれ

ない基準電圧発生ができることがわかる。

【0029】このようにポリシリコン抵抗を用いて、出 力側負荷に1段のダイオード接続されたMOS型トラン 毎に負荷のP型MOSトランジスタの段数を1段、2 10 ジスタに、ダイオード接続されたMOS型トランジスタ を2個直列接続したものに、1段のダイオード接続され たMOS型トランジスタを並列接続した負荷を接続し、 利得係数すなわちサイズを調整することにより温度依存 性を調整できることがわかる。

> 【0030】本実施例では、MOSトランジスタN3、P3 を介してP4から定電流源出力しているが、P型MOSト ランジスタP4のゲートを直接P1のゲートに接続しても同 様の効果が得られる。またP、Nの導電型を逆にしMO SトランジスタP3部にMOSトランジスタにより構成さ

【0031】本発明の基準電圧発生回路の第2の実施例 について、図6を用いて説明する。第1の実施例の負荷 回路2ではP型MOSトランジスタのみで構成されてい るが、本実施例では構成要素にヒューズを加えたもので ある。ダイオード接続されたP型MOSトランジスタと ヒューズを直列接続したユニットを複数並列接続したユ ニットと、ダイオード接続されたP型MOSトランジス タとヒューズを並列接続したユニットを複数直列接続し たユニットからなっている。先にのべたように、ダイオ 度、3段ではVRBF変位-0.15 V程度となり、この間 30 ード接続した P型MOS トランジスタの直並列の組み合 わせ、そのサイズの調整をすることにより、温度依存性 を変化させることが可能である。このため、ウェハー工 程終了後任意のヒューズをレーザー等でトリミングする ことにより、P型MOSトランジスタの直並列の組合 せ、実効的サイズを変化させ、出力電圧値およびその温 度依存性を調整することが可能となる。

> 【0032】本発明の基準電圧発生回路の第3の実施例 について、図7を参照しながら説明する。本回路では、 第1の実施例の定電流源を構成するN型MOSトランジ スタN1, N2部がそれぞれN型MOSトランジスタN1a~N1 d, N2a~N2dに変更されており、N1b~N1d, N2b~N2dのN 型MOSトランジスタそれぞれのドレイン側にはヒュー ズFla~Flc, F2a~F2cが接続されている。これはカレン トミラーを構成しているノード1側、ノード2側のMO Sトランジスタサイズ比を、ヒューズF1a~F1c, F2a~F2 cをトリミングすることによりミラー比を変化させ、設 定電流10の調整ができるようにしたものである。標準デ バイスパラメータを用いて、ヒューズトリミング無しの 場合のサイズ設計し、ウェハー工程を進め、工程終了後

量に応じてヒューズF1a~F1c, F2a~F2cを適宜トリミングする。ノード1側のヒューズをトリミングすることにより設定電流10は減少し、それに伴い基準電圧VREFが降下する。一方、ノード2側のヒューズをトリミングすることにより設定電流10は増加し、それに伴い基準電圧VREFが上昇する。このように、ヒューズトリミングによる実効的なデバイスサイズの変更を可能にすることにより、工程ばらつきによる基準電圧の変動があっても、ウェハー工程後再調整が可能となり、所定の基準電圧を出力できるようになる。

【0033】本発明の基準電圧発生回路の第4の実施例 について、図8を参照しながら説明する。本回路では、 第1の実施例の定電流源3を構成する回路に電源投入時 用のスタートアップ回路5が追加されている。MOSト ランジスタP1, P2, N1, N2により構成される回路は、ノー ド1側、ノード2側各々先の10が流れ安定となる場合と 電流がゼロで安定となる場合の2つの安定点がある。本 回路ではノード1側に流れる電流を、P型MOSトラン ジスタP1とカレントミラー接続されたP型MOSトラン ジスタP9と、ダイオード接続されたN型MOSトランジ 20 スタ負荷N4によって構成されるインバータで検知し、電 流が流れていない場合にはP型MOSトランジスタP10 を介してノード2に電流を流し込み、カレントミラー接 続されているN型MOSトランジスタN1, N2のゲート電 位を上昇させ、N1トランジスタをON状態にする。この ことによりノード1の電圧が低下し、P型MOSトラン ジスタP1がONすると共にP型MOSトランジスタP2、 P9がON状態となる。P型MOSトランジスタP2がON になることにより、ノード2に電流が流れ込むようにな り、ノード1 側、ノード2 側のフィードパックがかか 30 る。一方P型MOSトランジスタP9がONになることに より、P型MOSトランジスタP10を介してノード2に 流れ込む電流が止まり、設定の電流10でフィードパック 動作するようになる。このような、電源投入時用スター トアップ回路を付属することにより、必ず設定電流で動 作する信頼性の高い基準電圧発生回路が実現できる。

【0034】本発明の基準電圧発生回路の第5の実施例について、図9を参照しながら説明する。本回路では、第1の実施例の定電流源3を構成する回路に電源投入時用のスタートアップ回路5、が追加されている。電源投 40入直後、図中の電流IOが流れておらず、電流ゼロのときには、ノード1の電位はVCC-VTP以上、ノード2の電位はVTN以下であり、出力電圧VREPは0Vである。このため、P型MOSトランジスタP11はON状態となり、ノード1からノード2へ電流を流し込み、カレントミラー接続されているN型MOSトランジスタN1,N2のゲート電位を上昇させ、N1トランジスタをON状態にする。このこととノード1からノード2に電流を流し込むことによりノード1の電圧が低下し、P型MOSトランジスタP1がONし、さらにP型MOSトランジスタP2がON状 50

態となる。このことにより定電流源3のフィードバックループの電流IOの起動をかけることができる。電流IOが流れるとノード1の電位は低下し一方山力電圧VREFは上昇する。このため電源電圧やデバイスサイズにもよるがP型MOSトランジスタP12はOFF状態もしくはOFF状態に近づく。P型MOSトランジスタP12のサイズを絞るまたは定常状態のノード1と電源間の電圧を大きく取ることにより、使用電圧範囲でのP型MOSトランジスタP12を介して流れる電流を電流IOに比べ少なくしておき、出力電圧VREFに影響を与えないようにしておくことが可能である。先の実施例と同様に、このような、電源投入時用スタートアップ回路を付属することにより、必ず設定電流で動作する信頼性の高い基準電圧発生

10

【0035】本発明の基準電圧発生回路の第6の実施例について、図10を用いて説明する。本実施例では、ノード1及びN型MOSトランジスタN1b~N1cのドレインからそれぞれヒューズF1a~F1cへ行く配線にシールドS1a、S1bを施し、抵抗体R及びその接続配線にシールドSRを施し、電源電位にシールドしている。またノード2及びN型MOSトランジスタN2b~N2cのドレインからそれぞれヒューズF2a~F2cへ行く配線にシールドS2a、S2bを施し、基準電圧VREF配線用にシールドSVREFを施し、GND電位にシールドしている。これは次のような理由による。

回路が実現できる。

【0036】ダイナミックRAM等ではスタンパイ電流 を抑える必要から、基準電圧発生回路のような常時動作 している必要のある回路においては消費電流を極力絞っ ており、各ノードの信号インピーダンスが非常に高く数 メグオームにおよぶ。このため、本体回路レイアウトか ら引き出される配線及び抵抗体は、隣接配線、配線の下 の層、上の層との浮遊容量によるカップリングにより、 他の信号の雑音を非常に受け安く、基準電圧が容易に変 動してしまう。このために本実施例のように、電源電位 シールド、GND電位シールドを施し、基板や他の配線 からの雑音の進入を防ぐようにする。また、シールドを 行うとその信号線はシールド電位との間に浮遊容量を持 つことになる。このことは逆にシールド電位からの雑音 を受けやすくする。つまり一般的には電源ノイズ、GN Dノイズの影響を受けやすくする。本発明の回路では全 てのノード電位が電源電圧によらず、電源側から一定電 位か、GND側から一定電位か何れかである。本実施例 では、該当ノード電位が電源側から一定か、GND側か ら一定かによって、各々電源電位シールド、GND電位 シールドを使い分けることにより、信号線に乗る電源ノ イズ、GNDノイズによる基準電圧出力VREFの変動を無 くすようにしている。このことにより、電源ノイズや信 号ノイズに対して強い安定した基準電圧発生を可能とし ている。

50 [0037]

11

【発明の効果】以上のように本発明によれば、温度依存 性の少ない抵抗とP型MOSトランジスタによりその電 流値が決定される正の温度依存性を持つ定電流源にP型 MOSトランジスタにより構成された負荷回路を接続 し、負荷回路に発生する電圧を基準電圧として出力する ことにより、基準電圧の温度依存性を自由に設定するこ とが可能となり、本発明の基準電圧を用いた電源電圧変 換回路によれば、高温時の基準電圧の低下によるデバイ ススピードの低下や、低温時のデバイスの消費電流の上 昇等を抑える温度依存性の少ない基準電圧発生回路が実 10 現できる。また、逆に高温時に基準電圧を上昇させ、高 温時のデバイススピードの低下を補債する温度依存性の 基準電圧を発生することも可能である。

## 【図面の簡単な説明】

【図1】本発明の基準電圧発生回路の第1の実施例を示

【図2】本発明の第1の実施例における基準電圧電位変 位の温度依存性を示す図(負荷P型MOSトランジスタ 1段の場合、25℃の基準電圧基準)

【図3】本発明の第1の実施例における基準電圧電位変 20 4 電流源の電圧レベルを変換する回路 位の温度依存性を示す図

【図4】本発明の第1の実施例における基準電圧電位変

位の温度依存性を示す図

【図5】本発明の第1の実施例における基準電圧電位変 位の温度依存性を示す図

12

【図6】本発明の基準電圧発生回路の第2の実施例を示 す図

【図7】本発明の基準電圧発生回路の第3の実施例を示

【図8】本発明の基準電圧発生回路の第1の実施例を示 す図

【図9】本発明の基準電圧発生回路の第5の実施例を示 す図

【図10】本発明の基準電圧発生回路の第6の実施例を 示す図


【図11】従来の基準電圧発生回路を示す図

【図12】従来の基準電圧発生回路の基準電圧の温度依 存性を示す図


【符号の説明】

- 1, 3 定電流源
- 2 P型MOSトランジスタにより構成された負荷回路
- - 5,5'スタートアップ回路


[図1]




[図2]





【図3】




【図4】








[図8]




【図9】



[図11]

基 3.3 準 電 圧 V R E F 30 *50* 温度

100 (°c)



【図10】

